Нейросеть нашла ошибки в дизайне кристаллов Intel и AMD
Инженеры Intel и AMD обратились к нейросетевому анализу для валидации топологии кристаллов на новых архитектурах. Система обучена на множестве известных ошибок и успешных конфигураций, распознавала потенциальные проблемы на уровне расположения транзисторов и межслойных соединений.
В процессе проверки моделей были обнаружены три категории дефектов: очаги недостаточной теплоотдачи, зоны потенциальной электромиграции и участки с нарушениями правил физического проектирования. Часть из них прошла бы незамеченной через стандартные симуляторы.
Преимущество машинного подхода
Нейросеть анализирует изображения топологии как целостный паттерн, выявляя аномалии в контексте глобальной архитектуры, тогда как классические DRC-проверки работают по набору локальных геометрических правил. Скорость анализа при этом сравнима, а покрытие выше.
Оба производителя заявили о намерении внедрить подобные методы в цикл разработки. Предполагается, что это позволит снизить количество ошибок на этапе проектирования и ускорить выход на рынок.
Результат демонстрирует растущую роль AI в критичных этапах полупроводниковой промышленности, где даже незначительный дефект может привести к отзыву серий или снижению выхода годных чипов.